组原_RAM 和 ROM
1. RAM 基础知识
易失性存储器： RAM （断电，存储信息就消失）
非易失性存储器： ROM ，磁表面存储器，光存储器
Cache 由 SRAM(静态随机存储器) 实现。 <非破坏性读出>
主存储器 由 DRAM(动态随机存储器) 实现。 <破坏性读出>
SRAM 存储元是用 双稳态 触发器 (六晶体管MOS) 来记忆信息，信息被读出后，仍保持原生状态不需要再生。
DRAM 是利用存储元电路中 栅极电容上的电荷 来存储信息。(基本存储元通常只使用一个晶体管)
SRAM ==> 读：直接查看触发器的状态(双稳态)即可，写：改变触发器的状态
DRAM ==> 读：用探测电路连接电容，检测探测线上电流变化，1(有电荷)会顺着导线流走(所以读完需要重新充电)，
0(无电荷)电流没变化。
SRAM 存取速度快，集成度低，功耗较大，所以一般用来组成高速缓冲存储器
相对于SRAM，DRAM具有容易集成、位价低、容量大、功耗低等优点，但存取速度比 SRAM 慢，一般用来组成大容量主存系统
送行列地址：SRAM ==> 存储矩阵排列方式，分完列再分组，所以行地址和列地址长度可能不等，所以地址需要整个传送
DRAM ==> 将地址分为长度相等的两段，那么就可以实现地址线的复用 。先送行地址，再送列地址。
DRAM 采用地址复用技术，地址线是原来的 1/2 , 且地址信号分行、列两次传送。
DRAM 电容上的电荷一般只能维护 1~2ms ，因此需要每隔一定时间必须刷新(即给栅极电容补充电荷)，通常取 2ms (刷新周期).
刷新方式：集中刷新、分散刷新、异步刷新、透明刷新(分散刷新方式的发展)
2. RAM 刷新
问题1. 多久需要刷新一次
问题2. 每次刷新多少存储单元
问题3. 如何刷新 (有专门的硬件支持，基本原理是：将这一行信息读出后，马上重新写入。占用一个读/写周期。)
问题4. 什么时刻进行刷新
采用行列地址后，选通线的数量大大减少。
行地址经过译码之后，实际上选通的是很多个单元，既然同时选通多个存储单元，那么就可以同时对这些存储单元进行刷新，没有必要定位到一个存储单元，所以刷新的时候传行地址即可。
在4000个周期中挑一部分供刷新使用
思路1： 相当于将存储周期变为了 1 us，刷新和读写是分开由两套硬件分别控制的，问题在于只需要在 2ms 内刷新一次就够了，这种方式在 2ms 内每一行都会刷新多次。
思路2: 4000个周期中要分出128个周期专门用来把128行挨个刷新，即 2ms 内有 64us ( 0.5*128 ) 用来刷新。
缺点：思路1=> 存储周期变长了，思路2=> 有一段时间不能访问存储器。
思路3：不用把刷新时间都安排在同一段集中时间，将 128次 刷新操作均匀分到 2ms 内。这样 2ms 内每隔 15.6us 有 0.5 us 分散的死时间，这些分散死时间可以通过合理的安排：在可以读写的时间内充分读写，在遇到死时间的时候，去做其它事情，不访问存储器。
刷新过程是存储器内部的一个过程，是不需要 CPU 的控制的。
在容量扩充情况下，是整个存储器所有芯片的同一行 同时进行刷新。(不片选)
3. 存储器芯片控制线信号的协同
开始是指地址有效不是开始读数据
一个读的过程先要把地址传过来，
地址刚传过来的时候不能马上用，
(多根地址线，存在有的地址线信号快，有的信号慢，所以刚传过来时可能是一个不稳定的地址)
隔一段时间再打开芯片的开关，开始进行读操作，打开开关后，数据从存储矩阵中调出来需要一定时间，所以不急着关闭开关
(等读出数据稳定下来再关闭)，
开关关闭后，可能这个数据还在传送，所以数据线上的信号会维持一段时间再关闭
(相应的，地址信号也需要维持一段时间再关闭)。
等到整个数据正确读好了读的过程就结束了，从这里往后就是下一次读的操作。
CS带一杠 代表低电平有效。
分析同理。