突发（Burst）是指在同一行中相邻的存储单元连续进行数据传输的方式，连续传输的周期数就是突发长度（Burst Lengths，简称BL）。spa
在进行突发传输时，只要指定起始列地址与突发长度，内存就会依次地自动对后面相应数量的存储单元进行读/写操做而再也不须要控制器连续地提供列地址。这样，除了第一笔数据的传输须要若干个周期（主要是以前的延迟，通常的是tRCD+CL）外，其后每一个数据只需一个周期的便可得到。内存