计算机组成原理实验—总线与数据通路
计算机组成原理实验—总线与数据通路
实验题目：总线与数据通路
预习内容：
1.主存（内部存储器）是半导体存储器。根据信息存储的机理不同可以分为两类：
⑴静态读写存储器(SRAM) ⑵动态读写存储器(DRAM)
2.SRAM存储器
⑴基本的静态存储元阵列 ⑵基本的SRAM逻辑结构 ：SRAM芯大多采用双译码方式 ①存储体 ②地址译码器 ③读与写的互锁逻辑 ⑶读/写周期波形图 ①读周期：读出时间TAQ，读周期时间TRC ②写周期：写周期时间TWC，写时间TWD ③存取周期： 为控制方便，读周期时间TRC=写时间TWD
3.DRAM存储器
⑴DRAM存储位元的记忆原理 ①单管MOS动态存储单元电路 ⑵DRAM芯片的逻辑结构：DRAM芯片的管脚图，其中有两个电源脚、两个地线脚，为了对称，还有一个空脚（NC）。 ⑶读/写周期、刷新周期 ①读/写周期 ②DRAM的刷新
⑷存储器容量的扩充 ①存储器容量的扩展
实验目的与要求（及主要实验仪器、设备）：
1.单总线任意时刻，只能有一对部件进行通信
2.总线实现各部件协调统一工作
实验要求
1.做好实验预习，复习全加器的原理，掌握实验元器件的功能特性。
2.按照实验内容与步骤的要求，独立思考，认真仔细地完成实验。
本次实验采用的主要设备：自带电脑、74LS374（一片），74LS245（一片），74LS273（一片），静态存储器MEMORY 6116（一片），8位数据排线（一片），与门（两片），与非门（一片），单脉冲（三片）,开关若干，灯泡若干。
实验原理（方法与与原理分析）：
1.地址总线的作用是传递地址信息，输出当前数据总线上发送信息的源地址或接收信息的目的地址。系统设有内存与外设两条地址总线，通过PC计数器提供内存（程序存储器）地址，并由地址寄存器AR传递内存（数据存储器）地址与外设地址。另外堆栈寄存器SP亦可视为地址寄存器，它的堆顶指向数据与程序指针存取地址。
2.总线传输实验框图如图4.1所示，它将几种不同的设备挂至总线上，有存储器、输入设备、输出设备、寄存器。这些设备都需要有三态输出控制，按照传输要求恰当有序的控制它们，就可实现总线信息传输。
图4.1 总线传输实验框图
总线基本实验要求如下：根据挂在总线上的几个基本部件，设计一个简单的流程。
（1）输入设备将一个数输入R0 寄存器。
（2）输入设备将另一个数输入地址寄存器。
（3）将R0 寄存器中的数写入到当前地址的存储器中。
（4）将当前地址的存储器中的数用LED 数码管显示。
实验步骤（程序代码与实验过程）：
- 选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。
搭建实验流程：将已选择的组件进行连线（鼠标从一个引脚的端点拖动到另一组件的引脚端，即完成连线）。搭建好的实验流程图如图4.3所示。 - 初始化各芯片的控制信号，仔细检查无误后点击 【电源开/关】按钮接通电源。
图4.2 总线基本实验流程图
3. 实验的具体操作步骤如图4.2 所示。
首先应关闭所有三态门（SW-B=1，CS=1，R0-B=1，LED-B=1），并将关联的信号置为：LDAR=0，LDR0=0，W/R（RAM）=1，W/R（LED）=1。然后参照如下操作流程，先给数据开关置数，打开数据输出三态门，开关LDR0置1，并双击旁边的单脉冲，使产生一个上升沿将数据输入到R0 中；然后继续给数据开关置数，开关LDAR置1 ，并双击旁边的单脉冲，使产生一个上升沿将数据输入到AR 中；关闭数据开关三态门 ，打开R0 寄存器输出控制（开关LDR0和开关R0-B都置0），使存储器处于写状态（W/R=0、CS=0）将R0 中的数写到存储器中；关闭存储器片选，关闭R0 寄存器输出（开关R0-B置0），使存储器处于读状态（W/R=1、CS=0）。
实验结果（数据分析与结论）：