FPGA经过SPI对ADC配置简介（四）-------Verilog实现4线SPI配置

第二篇以德州仪器(TI)的高速ADC芯片——ads52j90为例，介绍完了 4线SPI配置时序。本篇将以该芯片SPI结构为例，具体介绍如何利用verilog 实现4线SPI配置时序。

不管实现读仍是写功能，都先要提供SCLK。假如FPGA系统工做时钟40MHz，咱们能够利用计数器产生一个n分频的时钟做为SCLK，本例中n取8，SCLK频率5MHz。SCLK产生的代码以下：
web

SCLK时钟有了，接下来咱们创建一个状态机实现读和写功能：
微信

初始化状态的下一个状态就是写寄存器操做了，每次SCLK的上升沿写入数据：
svg

写完一个寄存器参数，CSB先拉高。接下来在进入下一个状态，本篇例子下一个状态的操做是读取对应寄存器地址的数据。咱们首先需在SCLK的上升沿写入8bit的寄存器地址，接下来在SCLK的降低沿读取16bit的数据。xml

到此，读写操做都完成了。代码上的注释能够便于你们理解，你们还能够仿真看一下波形加深理解。下一篇咱们再介绍如何进行3线SPI配置！blog

记得扫码关注 或者 微信搜索“小青菜哥哥的那些事”哦~
图片